Showing 5 of 5 results
Filter by Manufacturer
| Image | Part Number | D.S | Description | Package Category | Prices / Stock | Model | Action |
|---|
| Image | Part Number | D.S | Description | Package Category | Prices / Stock | Model | Action | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
|
CDCUA877ZQLT
Texas Instruments
|
1 | 1.8V Phase-Lock Loop Clock Driver for DDR2 SDRAM Applications | BGA | CDCUA877ZQLT |
3
|
Download Model | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
CDCUA877NMKT
Texas Instruments
|
1 | Clock Drivers & Distribution 1.8-V/1.9-V phase-lock loop clock driver for DDR2 SDRAM applications 52-NFBGA -40 to 85 | BGA | CDCUA877NMKT |
3
|
Download Model | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
CDCUA877NMKR
Texas Instruments
|
1 | Clock Drivers & Distribution 1.8-V/1.9-V phase-lock loop clock driver for DDR2 SDRAM applications 52-NFBGA -40 to 85 | BGA | CDCUA877NMKR |
3
|
Download Model | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
CDCUA877ZQL
Texas Instruments
|
1 | PLL Based Clock Driver, 877 Series, 10 True Output(s), 0 Inverted Output(s), CMOS, PBGA52 | CDCUA877ZQL |
0
|
Build or Request | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
CDCUA877ZQLR
Texas Instruments
|
1 | PLL Based Clock Driver, 877 Series, 10 True Output(s), 0 Inverted Output(s), CMOS, PBGA52 | CDCUA877ZQLR |
0
|
Build or Request | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||